Fehlersicheres SoC-Design durch effektive Post-Silicon-Validierung

In den letzten Jahren haben sich die Validierung und das Debugging nach der Fertigstellung des Siliziums zu einem der größten Engpässe bei der Entwicklung und Herstellung von System-on-Chip (SoC) entwickelt. Und das ist nicht ohne Grund so. Der Prozess der Post-Silizium-Validierung unterliegt mehreren Einschränkungen, die sich aus der physikalischen Natur des Validierungsgegenstands ergeben. Die größte dieser Herausforderungen ist die begrenzte Möglichkeit, interne Signale in den hergestellten Chips zu beobachten und zu kontrollieren. Darüber hinaus müssen die Hersteller Post-Silizium-Tests durchführen, obwohl die Zeit bis zur Markteinführung immer kürzer wird. Angesichts der Anforderungen an zuverlässige Geräte und begrenzter Budgets könnte die Antwort auf diese Herausforderungen sehr wohl in einer effektiven Post-Silizium-Validierungslösung liegen.

Eine effektive Post-Silizium-Validierungstechnik deckt das Funktions- und Zeitverhalten sowie andere nichtfunktionale Tests ab. Dazu gehören verschiedene Aufgaben, wie z. B. die Validierung der folgenden Aspekte des Geräts: - Funktionsgenauigkeit - Kompatibilität zwischen Hardware und Firmware, die auf verschiedenen IP-Cores (Intellectual Property) läuft - Energiemanagement - Leistungsvalidierung - Sicherheitsgarantie - Toleranz für elektrische Rauschspannen - Widerstandsfähigkeit gegen thermische Spitzen und physischen Stress Da es praktisch unmöglich ist, einen Fehler in der Post-Silizium-Validierungsphase vollständig zu beseitigen, müssen die Ingenieure das Problem lokalisieren und seine Grundursache identifizieren, bevor sie das Problem beheben. Trace-basierte Debugging-Techniken können zu einer schnellen Lösung beitragen, da sie eine ständige Überwachung des Verhaltens der Schaltung während des normalen Betriebs beinhalten. Außerdem könnte der Einsatz von On-Chip-Puffern die Beobachtbarkeit und Kontrollierbarkeit der internen Signale während der Laufzeit verbessern. Umfassende digitale und analoge Simulationen auf Hochleistungsserverfarmen tragen ebenfalls zur Beschleunigung des Siliziumvalidierungsprozesses bei. Die Simulationsraten liegen zwischen 10 und 10.000 Zyklen pro Sekunde, abhängig von der Art der Simulation, der Komplexität des Designs und den verwendeten Tools. Für eine leistungsstarke Post-Silizium-Validierung könnten Ingenieure Simulationswerkzeuge mit Multicore-Architektur einsetzen. Dies würde die Betriebseffizienz erhöhen, die Wartezeit verkürzen und gleichzeitig die gleichzeitige Durchführung mehrerer Tests ermöglichen. Da die Anwendungen für SoCs branchenübergreifend rasch zunehmen, sollten Hersteller ihre Post-Silicon-Validierungsprozesse lieber früher als später verfeinern. Post-Silizium-Testlösungen, die die neuesten Innovationen nutzen, könnten für Unternehmen, die die Produktqualität verbessern, das Budget einhalten und die Gewinne durch eine kürzere Markteinführungszeit maximieren wollen, die beste Lösung sein.