効果的なポストシリコン検証によるSoC設計のエラー防止

近年、シリコン後の検証とデバッグは、システム・オン・チップ（SoC）の設計と製造における主要なボトルネックとして浮上している。それには理由がないわけではない。ポストシリコン検証のプロセスには、検証対象の物理的性質に起因するいくつかの制約がある。これらの課題の中で最も顕著なものは、製造されたチップの内部信号を観察・制御できる範囲が限られていることである。さらに、市場投入までの期間がますます短くなっているにもかかわらず、メーカーはポストシリコンテストを実施する必要がある。信頼性の高いデバイスへの要求と限られた予算を考えると、これらの課題に対する答えは、効果的なポストシリコン検証ソリューションにある可能性が非常に高い。

効果的なポストシリコンバリデーション技術は、機能テストやタイミングテスト、その他の非機能テストをカバーする。これには、デバイスの以下の側面の検証など、さまざまなタスクが含まれる：- 機能的な正確さ - 様々な知的財産（IP）コア上で動作するハードウェアとファームウェア間の互換性 - 電力管理 - 性能の検証 - セキュリティの保証 - 電気的なノイズ・マージンの許容範囲 - 熱スパイクや物理的ストレスに耐える能力 シリコン後の検証段階でバグを完全に取り除くことは事実上不可能であるため、エンジニアは問題を修正する前に、問題を局所化し、その根本原因を特定する必要がある。トレースベースのデバッグ技術は、通常動作中の回路の動作を常時監視するため、迅速な解決に役立ちます。さらに、オンチップ・バッファを使用することで、実行中の内部信号の観測性と制御性を向上させることができる。大容量のサーバー・ファームでの広範なデジタルおよびアナログ・シミュレーションも、シリコン検証プロセスの加速に役立っている。シミュレーション速度は、シミュレーションの種類、設計の複雑さ、使用するツールによって異なりますが、毎秒10～10,000サイクルです。高性能なポストシリコン検証を行うには、マルチコアアーキテクチャを採用したシミュレーションツールを活用すればよい。これにより、作業効率が向上し、待ち時間が短縮されるとともに、複数のテストを同時に実行できるようになる。SoCのアプリケーションは各業界で急成長しているため、メーカーは早急にポストシリコンバリデーションプロセスを改善した方がよい。最新のイノベーションを活用したポストシリコン・テスト・ソリューションは、製品品質を向上させ、予算内に収め、市場投入までの時間を短縮することで利益を最大化しようとする企業にとって、まさに最善の策かもしれない。